• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一般來說，本文所披露的標的涉及到複雜的半導體晶片，其在比如倒裝晶片或3D晶片裝配之類的半導體晶片封裝操作期間較不易有白凸點的發生。本文所披露的一個說明性的半導體晶片包括，除其他外，接合墊和在接合墊下方的金屬化層，其中金屬化層是由接合墊下方的接合墊區域和圍繞接合墊區域的空曠區域所構成。此外，半導體設備還包括在金屬化層中的複數個設備特徵，其中所述複數個設備特徵具有在接合墊區域中的第一特徵密度和在空曠區域中小於第一特徵密度的第二特徵密度。
    公开号:TW201324711A
    申请号:TW101130081
    申请日:2012-08-20
    公开日:2013-06-16
    发明作者:Vivian W Ryan
    申请人:Globalfoundries Us Inc；
    IPC主号:H01L23-00
    专利说明:
    控制半導體晶片封裝交互作用的應力補償填充型態
    一般而言，本公開涉及複雜的半導體設備，尤其涉及調適成用於在晶片/載體連接過程中控制半導體晶片與載體基板之間的相互作用的應變補償填充圖案。
    在現代積體電路的製造中，通常必須在組成的微電子設備的各種半導體晶片之間提供電連接。根據晶片的類型和整體設備的設計要求，可以各種各樣的方式完成這些電連接，諸如，例如，通過引線接合、帶式自動接合(TAB)、倒裝晶片接合、等等。在近幾年中，倒裝晶片技術的使用，其中半導體晶片借助於從所謂的焊料凸點所形成的焊球而連接到載體基板或到其他晶片，已成為半導體加工工業的一個重要方面。在倒裝晶片技術中，在將被連接的晶片的至少一個的接觸層上，諸如，例如，在形成於包含複數個積體電路的半導體晶片的最後一個金屬化層上方的電介質鈍化層上，形成焊球。同樣的，在另一個晶片(諸如，例如，載體封裝)上形成尺寸足夠且位置適當的接合墊，其中每一個對應於形成在半導體晶片上的一個個別的焊球。然後電連接這兩個單元，即半導體晶片和載體基板，這是通過“翻轉”半導體晶片，並使焊球與接合墊物理接觸，並執行“回流”過程而使每個焊球接合到一個相應的接合墊。通常，數百個焊料凸點可以分佈在整個晶片面積上方，從而提供例如現代半導體晶片所需的的I/O能力，例如，現代半導體晶片通常包括複雜的電路，如微處理器、存儲電路、三維(3D)晶片、等等，和/或形成一個完整的複雜的電路系統的複數個積體電路。
    在許多處理應用中，半導體晶片是在高溫的所謂可控塌陷晶片連結(C4)焊料凸點回流過程期間接合到載體基板。通常，基板材料是一種有機的層壓板，其具有比半導體晶片的大4至5倍程度的熱膨脹係數(CTE)，該半導體晶片在許多情況下是主要由矽和以矽為基礎的材料所組成。因此，由於在晶片和基板(即，矽對有機層壓板)之間的熱膨脹不匹配，基板在暴露於回流溫度時將增長超過晶片，並因此，當封裝冷卻且焊料凸點固化時，應力將會施加於晶片/基板封裝上。現在將說明第1a至1c圖，其示意性地繪示在此過程中可能發生在晶片封裝上的至少一些影響。
    第1a圖示意性地繪示包括載體基板101和半導體晶片102的晶片封裝100。半導體晶片102通常包含複數個焊料凸點103，其形成在晶片102的金屬化系統104上方(參見第1c圖)。在晶片封裝組裝過程期間，反轉或“翻轉”半導體晶片102，並帶到與載體基板101接觸，之後，將第1a圖的晶片封裝100在高於焊料凸點材料的熔化溫度的回流溫度暴露到焊料凸點回流過程120。根據用於形成焊料凸點103的特定焊料合金，回流溫度可以是200°至265℃以上。在回流過程120期間，當焊料凸點103的材料是在液相中時，，基於各自的構件的個別熱膨脹係數，載體基板101和半導體晶片102都能夠以實質上無約束的方式熱“增長”。因此，載體基板101和半導體晶片102都保持在一個基本上是平且不變形的情況中，儘管每一個會因其不同的熱膨脹係數而以不同的量增長。
    在另一方面，第1b圖示意性地繪示在冷卻階段期間當載體基板101和半導體晶片102之間的熱相互作用開始發生時的晶片封裝100。當晶片封裝100冷卻時，焊料凸點103的固化並機械連接封裝基板101到半導體晶片102。當晶片封裝100在焊料凸點103固化後繼續冷卻，載體基板101和半導體晶片102的材料之間的CTE不匹配導致基板101以比晶片102更大的速率收縮。通常，熱膨脹/收縮的此差異是體現為載體基板101和半導體晶片102兩者的非平面內(out-of-plane)變形和焊料凸點103的一定量的剪切變形的組合。其他局部化的影響可能會發生在焊料凸點103立即周圍的的區域中的半導體晶片102中，如第1c圖所示和下面所描述。
    第1c圖示意性地繪示在晶片封裝100的冷卻後圍繞一單個焊料凸點103A的半導體晶片102的區域。為簡單起見，與第1a至1b圖中所示的晶片封裝配置相比，半導體晶片102已被反轉，且未繪示載體基板。此外，在第1c圖中只有顯示半導體晶片102的金屬化系統104的最上面的金屬化層104A、104B及104C，沒有描繪在晶片102的層104C、設備層、或基板層下方的任何金屬化層。半導體晶片102還包括形成在最後一個金屬化層104A中的接合墊105、形成在最後一個的金屬化層104A上方的鈍化層106、和形成在接合墊105上方形成的焊料凸點103A。另外，如第1c圖中所示，接合墊105與接觸結構107接觸，以促成焊料凸點103A和載體基板101(第1c圖中未繪示)到形成在金屬化層104A下方的設備級(未繪示)中的半導體晶片102的積體電路(未繪示)的電連接。僅用於說明目的，接觸結構107可以包括，例如，形成在金屬化層104B中的接觸通孔107B、在金屬化層104C中的導電線107C和接觸通孔107D等等，而其他的配置也可能被使用。
    在冷卻期間，由半導體晶片102和載體基板101的熱相互作用所導致的晶片封裝100的非平面內變形將發展成剪切負荷103S、拉伸負荷103T、和跨焊料凸點103A的彎矩103M。然而，由於焊料材料一般非常穩健，並且通常具有超過構成半導體晶片102(且特別是，金屬化層104A)的材料的強度，相對小的變形能量將被焊料凸點103A吸收。取而代之，負荷103S、103T和103M的大部分將通過接合墊105轉換並到在焊料凸點103A底下的金屬化層中，導致高度局部化的拉伸應力，例如垂直或隆起拉伸應力104U，和橫向或伸展拉伸應力104S。如果這些拉伸應力夠高，上面的金屬化層的一或複數個的局部脫層可能會出現在焊料凸點103A下方。通常，金屬化脫層會呈現為裂縫108，並且通常會發生隆起張力最高處-即在接合墊105的邊緣105E附近，如第1c圖中所示。在許多情況中，裂縫108可能只發生在單一金屬化層中，如第1c圖中所示的層104B。而在其他情況中，取決於若干因素，裂縫108可能會傳播更深或更淺到底層的金屬化系統104中，從一個金屬化層到另一個。
    可能會發生在焊料凸點103下方的金屬化層中的脫層失效和裂縫，如裂縫108，有時會經歷過早的失效，因為焊料凸點103可能無法和下面的接觸結構進行良好的電連接。但是，由於不會發生如上所述的脫層/裂縫缺陷直到半導體晶片製造的晶片封裝的組裝階段，通常不會檢測到這些缺陷，直到最終的品質檢驗檢測。通常，在倒裝晶片操作完成後，晶片封裝100將經過聲學測試，如C模式聲波顯微鏡(CSAM)。在CSAM檢查過程期間，可能存在於焊料凸點103下方的半導體晶片102的金屬化層104A中的裂縫108將有白色的外觀，且因此有時也簡稱為“白色凸點”、“白點”、或“鬼凸點”。白凸點缺陷對整體晶片製造過程造成昂貴的缺點，因為它們不會發生，並因此不能被檢測到，直到已經在晶片中發生了顯著的材料和製造投資。
    此外，在複雜的半導體設備中所用的材料類型的最近的變化和進步也對白凸點的發生頻率產生了影響。例如，許多年來，形成倒裝晶片技術中所使用的焊球的材料包括各種所謂的錫/鉛(Sn/Pb)焊料的任何一個。通常，用於大多數的Sn/Pb焊料的合金有一定等級的延展性，使Sn/Pb焊料凸點在焊料凸點回流程式的冷卻階段中所引發的負荷下變形，從而吸收掉上面討論的一些非平面內變形能量。然而，近幾年來，行業普遍在大多數商業應用(包括半導體處理)中不再使用Sn/Pb焊料。因此，無鉛焊接材料，如Sn/Ag(錫-銀)、Sn/Cu(錫-銅)、Sn/Ag/Cu(錫-銀-銅，或SAC)焊料等等已經開發為用於形成半導體晶片上的焊料凸點的替代合金。這些無鉛替代焊接材料一般比大多數常用的Sn/Pb焊料具有較高的材料強度和較低的延展性，也通常需要更高的溫度來回流。因此，無鉛焊料凸點吸收較少的變形能量，並在焊料凸點底下的金屬化系統上有相應較高的負荷，這因而增加白凸點出現的頻率。
    此外，具有約3.0或更低的介電常數(或k值)的介電材料(其有時稱為“低k介電材料”或或“極低k介電材料”)的開發和使用導致白凸點發生率增加。通常，低k介電材料比具有較高的k值的一些更常用的介電材料(如二氧化矽、氮化矽、氮氧化矽等等)具有更低的機械強度、機械模量、和粘接強度。隨著金屬化系統利用更多由低k介電材料製成的金屬化層，當暴露在施加於焊料凸點底下的金屬化層上的負荷時，較低強度的低k材料較可能會破裂，從而導致脫層和裂縫-即白凸點缺陷。特別是，裂縫趨向於發生，或至少始於最接近半導體晶片的上表面(即最接近最後一個金屬化層)的低k金屬化層中，因為變形能量在上表面附近最大，且在較低的金屬化水平中減少。此外，上述白凸點問題的類型似乎在由具有約2.7或更低的k值的超低k(ULK)材料所構成的金屬化層中甚至更嚴重。
    應當指出的是，雖然第1a至1c圖描述了可能與倒裝晶片封裝問題有關的典型白凸點問題，上面發現的問題也同樣適用於其他晶片封裝配置，如3D晶片等等。因此，鑒於上述情況，需要實施新的設計策略，以解決與在典型的晶片封裝操作期間所發生的白凸點有關的製造問題。本公開涉及處理設備設計和方法，旨在避免或至少減輕上述問題的方法的一個或複數個的影響。
    下面提出本公開的簡要概述，以便提供在本文中所披露的一些態樣的基本理解。此發明內容並非本公開的詳盡總結，也不打算識別在本文中所披露的標的的關鍵或重要的元件。它唯一目的是以簡單的形式提出一些概念，作為稍後將討論的更詳細說明的前言。
    一般來說，本文所披露的標的涉及到複雜的半導體晶片，其在比如倒裝晶片或3D晶片裝配之類的半導體晶片封裝操作期間較不易有白凸點的發生。本文所披露的一個說明性的半導體晶片包括，除其他外，接合墊和在接合墊下方的金屬化層，其中金屬化層是由接合墊下方的接合墊區域和圍繞接合墊區域的空曠區域所構成。此外，半導體設備還包括在金屬化層中的複數個設備特徵，其中複數個設備特徵具有在接合墊區域中的第一特徵密度和在空曠區域中小於第一特徵密度的第二特徵密度。
    在本標的的另一個說明性實施例中，一種半導體晶片包括在半導體晶片的最後金屬化層中的接合墊，和包含上端和下端的柔性結構，其中上端是在接合墊下方的一金屬化層中，下端是在上端下方的一金屬化層中，且上端比下端更接近半導體晶片的中心線。
    本文所披露的再一個說明性實施例是一種半導體設備，其除其他外，包括在半導體晶片的最後金屬化層中的接合墊，和包含第一上端和第一下端的第一柔性結構，其中第一上端是在接合墊下方，第一下端是在所述第一上端下方的一金屬化層中，且第一上端比第一下端更接近半導體晶片的中心線。所披露的半導體設備還包括包含第二上端和第二下端的第二柔性結構，其中第二上端是在接合墊下方，第二下端是在第二上端下方的一金屬化層中，第二上端比第二下端更接近中心線，且第一上端比第二下端更接近中心線。
    本標的的各種說明性的實施例描述如下。為了清楚起見，不是實際實現的所有的功能都在本說明書中加以描述。當然可理解到在任何這種實際實施例的發展中，必須作出許多實現特定的決定以達成開發者的具體目標，例如符合與系統有關和與商業有關的約束，這將對於不同的實現而有所不同。此外，將可理解這種開發努力可能是複雜和耗時的，但儘管如此對於那些受益於本公開的本領域中的普通技術人員來說是常規任務。
    現在，將參照附圖描述本標的。只為了解釋，且為了不以本領域技術人員衆所周知的細節不混淆本公開，在附圖中示意性地繪示各種的結構和設備。不過，包括附圖來描述和解釋本公開的說明性實施例。應當理解並解讀本文中所用的詞語和短語為具有與本領域技術人員對於那些詞語和短語的理解一致的含義。本文的用語或短語不意在暗示用語或短語的特別定義，即，與本領域技術人員所理解的普通和習慣的含義不同的定義。在用語或短語意在有特殊的意義(即，本領域技術人員所理解以外的意義)的情況中，這種特殊的定義將在說明書中以定義的方式直接提出在，直接且明確地提供了該用語或短語的特別定義。
    在一般情況下，本公開的標的是有關於半導體晶片，其中可以形成在晶片的金屬化系統的金屬化層中形成應變補償的填充圖案，其調適成減少，或至少減輕，在晶片的封裝操作期間由施加在半導體晶片上的金屬化層上的差異熱膨脹的效果所導致的白凸點的發生。如普通技術人員可理解到，金屬化層可以由形成在介電材料層中的衆多接觸通孔和導電線所構成。此外，在許多情況下，構成金屬化層的通孔和線可以是不同的大小和/或長度，並且在一個給定的金屬化層中的這些元素的相對定位一般是基於晶片所需的電路佈局。當在這樣的金屬化層上進行化學機械抛光(CMP)製程時，構成金屬化層的各種材料的不同特性，如抛光速率等等，可能會導致在一個可能不能被均勻地平坦化的表面。這種現象有時被稱為“碟狀凹陷(dishing)”效果，其中金屬化層的表面上具有局部化驟降和山谷。因此，使用本文所公開的新穎技術，可將填充圖案，其可包含，例如，複數個金屬塞等等，分佈在整個金屬化層，以便在CMP過程中建立一個“平衡”的效果，從而減少上述“碟狀凹陷”效果的嚴重程度。然而，應當理解到本公開的應變補償的填充圖案可包括在一個給定的金屬化層中，即使是在其中不存在上述的CMP“碟狀凹陷”效果或其中CMP的“碟狀凹陷”的程度通常不需要填充圖案的使用來“平衡”平坦化過程的那些實施例中。
    本標的因此有關於在晶片的金屬化系統的一或複數個金屬化層中的應變補償的填充圖案的使用，其可以用來局部加強金屬化層，同時仍然提供上述的CMP“平衡”效果。因此，填充圖案可具有其中圖案具有實質上一致分佈密度的區域，如上面所述，而在其他區域中，可修改填充圖案可能(即，成為應變補償的填充圖案)使得在特別關注的區域中分佈密度會變化，從而至少部分地補償可能會發生在那些區域中的較高的非平面負荷。此外，在至少一些實施例中，在晶片的金屬化系統的頂部附近(例如，在最後的金屬化層的附近和/或下方)的金屬化層中的應變補償的填充圖案，在該處由晶片和基板載體的差異熱膨脹所引起的應變在回流過程期間可能是最大。
    例如，在一些說明性實施例中，本公開的應變補償填充圖案可以形成在接合墊的下方和附近，這些接合墊位於半導體晶片的區域，且通常是暴露在由半導體晶片和載體基板之間的CTE(熱膨脹係數)的不匹配所引起的最高非平面負荷。因此，這樣的應變補償的填充圖案可有助於減少裂縫誘導的應力和/或在一個給定的焊料凸點和接合墊底下的金屬化層中所誘導的應變的幅度。舉例來說，由於本體的尺寸-即，其長度或寬度-是可能對本體在暴露於升高溫度時所經歷的熱膨脹的總量有顯著效果的一個因素，最大的熱相互作用的點可能發生離晶片的中性中心或中心線最遠的半導體晶片的那些區域中。因此，在一些說明性實施例中，至少一些的應變補償的填充圖案可能位於接合墊下方和/或附近，接合墊可能位於在半導體晶片的一或複數個角落區域中，上面討論過的差異熱膨脹問題在該處可能是最大。此外，當接合墊下方的的受影響的金屬化層是由低k和/或超低k(ULK)介電材料(這兩種一般都比典型的氧化物或氮化物的電介質有大幅降低的機械強度)所構成時，這些應變補償的影響可能特別重要。
    應當瞭解到，除非另有具體說明，在下面的描述中可能使用的任何相對位置或方向性術語-例如“上(upper)”、“下(lower)”、“之上(on)”、“相鄰(adjacent to)”、“上方(above)”、“下方(below)”、“上面(over)”、“下面(under)”、“頂端(top)”、“底部(bottom)”、“垂直”、“水平”等等-應相對於所參考的圖中的元件或元件的描繪而根據該術語的正常和日常的含義來加以解釋。例如，參照第1c圖中所示的半導體晶片102的示意性截面，應可瞭解到鈍化層106是形成在最後的金屬化層104A的“上方”，並且導電墊105設置在焊料凸點103A的“下方”或“下面”。同樣地，也應該注意到在沒有其他層或結構夾設在其間的那些實施例中，鈍化層106可設置在最後的金屬化層104A“之上”。
    第2a圖示意性地繪示根據本公開的一個示例性實施例的半導體晶片200的說明性實施例的平面圖。半導體晶片200可以具有實質上矩形的組態，具有晶片長度201和晶片寬度202，還有晶片中心203，通過該中心穿過與晶片長度201對齊的第一中心線203X和與晶片寬度202對齊的第二中心線203Y。根據特定的應用，半導體晶片200的晶片長度和寬度尺寸201和202的範圍可以從約0.5cm至約2.5cm或甚至更大。應當注意的是，晶片長度201和晶片寬度202不需要具有相同的尺寸，儘管在一些實施例中它們可能是相同。在某些說明性的實施例中，半導體晶片200可以包括複數個接合墊204，一般都設在半導體晶片200的實質上中央區域203C中。此外，半導體晶片200也可包括複數個接合墊205，在半導體晶片200遠離中央區域203C的每一個角落區域200A-D中，在該處晶片封裝的熱相互作用通常是最高，且白凸點發生率可能較高，如前面所討論。此外，應該理解的是，複數個焊料凸點，比如第1a至1c圖的焊料凸點103，可以形成上述在這兩種的複數個接合墊204和205上方，並且為了清楚起見並未顯示。此外，還應該理解的是，半導體晶片200可以採用倒裝晶片的操作被組裝在晶片封裝中，正如上述關於晶片封裝100的半導體晶片102所述和在第1a至1b圖中所示，雖然也可以採用其他的組裝技術。
    在某些說明性的實施例中，每一個角部區域200A-D可以具有大約為晶片長度201的十分之一或10%的長度201C，且大約為晶片寬度202的十分之一或10%的寬度202C。此外，應當指出，在本公開的至少一些說明性實施例中，兩種複數個接合墊204和205可以佈置在實質上正方形或矩形的格子狀的圖案上，以方便光微影圖案化過程，其可用於圖案化半導體晶片的最後金屬化層，還有形成在其上方的鈍化層和焊料凸點。此外，取決於設備的設計和佈局的要求，格子狀的圖案的間距和/或密度可以在半導體晶片200上隨區域而變，或該格子狀的圖案可以在整個半導體晶片200上實質上不間斷地繼續。
    第2b圖示意性地繪示實質上一致的填充圖案211的平面圖，其通常可用於半導體晶片200的金屬化層212C中，在其中晶片200與載體基板(未圖示)之間的CTE不匹配的影響可能不至於造成白凸點的出現的晶片200的區域中。例如，實質上一致的填充圖案211可以位於在半導體晶片200的一般空曠區域中，例如，如在第2a圖中所示的晶片200的實質上中央區域203C，和在接合墊204的一或複數個下方(在第2b圖中示為虛線)。在一些說明性實施例中，實質上一致的填充圖案211可以包括，例如，複數個插頭211P，其可基於實質上一致的間距密度211S分佈在整個金屬化層212C上。此外，插頭211P可穿插在一或多條金屬線213A、213B、213C等等周圍，其每一個可在金屬化層212C中形成半導體晶片200的整體電路佈局(未圖示)的一部分。插頭211P可以是任何形狀或組態，例如，當從上方觀察時，圓形、方形、八角形、和/或六邊形之類。
    根據平坦化過程中實質上一致的填充圖案211所需的“平衡”效果-這可能依賴於幾個因素，如金屬線213A-C等的數目、包含金屬線213A-C等的材料、和金屬化層212C的介電填充材料-插頭211P可以與金屬線213A-C等類似的金屬材料製成。例如，插頭211P可以包含本領域中公知的複數個導電金屬之一，如鋁、銅、鎢之類，還有它們的合金。也可以使用不同的非金屬填充材料，如石墨之類，同樣取決於CMP過程中必要的“平衡”效果。在一些實施例中，插頭211P的尺寸可以是使得插頭211P的臨界尺寸可以和例如形成在構成整體半導體電路的一部分的相同金屬化層中的接觸通孔(未圖示)的臨界尺寸實質上相同。另外，取決於設備的整體設計要求，一些插頭211P實際上可能是接觸通孔，並且因此可電連接到半導體晶片200的電路佈局。在其他情況下，插頭211P可能僅僅是“虛設”的結構，即結構在電氣傳送中不發揮作用。
    第2c圖示意性地繪示在第2c圖所示和上述中的實質上一致的填充圖案211的剖視圖。在第2c圖中所示的說明性實施例中，所述複數個插頭211P設置在金屬化層212C中(見第2c圖)，其可以是構成金屬化系統212的複數個金屬化層212A-D等之一。此外，插頭211P可以基於實質上一致的間距密度211S分佈在整個的金屬化層212C上，並且設置在層212C內而不考慮形成在插頭211P上方的最後的金屬化層212A中的接合墊204的特定位置。
    第2d圖示意性地繪示本公開的應變補償填充圖案221的一個說明性的實施例的平面圖。應變補償填充圖案221可用於在金屬化層212C(見第2c圖)中，在其中晶片200和載體基板之間的熱膨脹係數不匹配較可能產生白凸點出現的半導體晶片200的區域中，例如，在半導體晶片200的角落區域200A-D中的接合墊205的區域中(見第2a圖)。與實質上一致的填充圖案211類似，應變補償填充圖案221也可以包括複數個插頭221P，其在某些實施例中可以和插頭211P是實質上相同的尺寸。此外，取決於整體CMP的“平衡”要求，插頭221P也可以是由本領域中公知的一或複數個導電金屬所製成，諸如鋁、銅、鎢之類。
    在一些說明性實施例中，位在角落區域接合墊205的區域中的應變補償填充圖案221的插頭221P(在第2d圖中示為虛線)，當與在實質上中央設置的接合墊204的區域中的插頭211P的間距的密度211S相比，可以具有更高的間距密度221S。此外，在某些實施例中，如在第2d圖中繪示的那些，應變補償填充圖案221使用的可特別限定在接合墊205的直接周圍和下方的接合墊區域205A，而否則實質上一致的填充圖案，如第2b至2c圖中所示的填充圖案211，仍可用在每一個接合墊區域205A之間和周圍的角落區域200A-D的空曠區域200F中。依照這種方式，插頭221P的較高間距密度的221S通過局部增加在白凸點出現的可能性可能是最高的在那些區域中的半導體晶片200的有效柔性模量，可作用成加強和鞏固緊接在接合墊205下方的區域。此外，間距密度221S，雖高於間距密度211S，在一些實施例中也可能是實質上一致的，而在其他實施例中，間距密度221S可能在一個給定的金屬化層中是實質上不一致的，這可能是因為其他元件(例如，通孔和線)的佈局所需要。此外，對用於形成在角部區域200A-D中的半導體晶片200的整體填充圖案的光微影和圖案化步驟只需相對小的調整，從而限制應變補償填充圖案221的使用對晶片200的整體處理流程所造成的影響。
    第2e圖中示意性地繪示第2d圖的實質上一致的填充圖案211和應變補償填充圖案221的剖視圖。如第2c圖中所示，複數個插頭211P和221P都設置在金屬化系統212的金屬化層212C中，且插頭221P通常是基於間距密度221S設置在接合墊205周圍和下方的接合墊區域205A中。插頭211P，另一方面，則可基於實質上一致的間距密度211S大致分佈在整個金屬化層212C上，且不考慮到形成其上方的最後的金屬化層212A中的接合墊205的特定位置。
    可使用用於形成半導體晶片200的整體電路佈局的相同的光微影、圖案化、和材料沈積技術-本技術領域的普通技術人員衆所周知的那些技術-形成第2b至2e圖的實質上一致的填充圖案211和應變補償填充圖案221。例如，在其中插頭211P和/或插頭221P可包含，例如，銅或銅合金的導電材料的本公開的那些實施例中，可使用鑲嵌技術形成來形成填充圖案211和221，其中可以在各自的金屬化層中形成開口，種子層可以沈積在開口的內部，且使用適當的材料沈積技術(如電化學電鍍等)來填充開口。也可以利用否則不中斷後端線(BEOL)金屬化結構的正常處理流程的其他方法。
    現在將在下面詳細描述第3a至3c圖，其中示意性地繪示根據本公開的應變補償填充圖案的又一實施例。
    第3a圖示意性地繪示半導體晶片300的剖視圖，其包括，除其他外，可形成在金屬化系統312的最後金屬化層312A中的接合墊305，還有可以形成在最後金屬化層312A下方的複數個額外的金屬化層，如金屬化層312B-D。示於第3圖中的四個金屬化層312A-D只用於說明目的，並且應當理解的是，金屬化系統312可包括共五個、十個、或者甚至更多的金屬化層。在半導體晶片300還可以包括位於接合墊305下方的金屬化系統312中的一或複數個柔性結構，例如第3a圖中所示的結構321、322、323和324。此外，一或複數個柔性結構321至324可以由一系列互連的接觸通孔和導電線構成，使得柔性結構321至324可作用為一種機械的“彈簧”，從而吸收在晶片的回流焊處理期間通過半導體晶片300與載體基板(未圖示)之間的熱相互作用而傳遞到金屬化系統312的至少部分變形能量的至少一些。依照這種方式，較少的能量會被傳遞到底層的金屬化系統312的低k和ULK介電材料層。此外，接合墊305下方的複數個柔性結構(如柔性結構321至324)的使用也可用來支撐最上面的金屬化層抵抗在相同熱負載情況下可能引發在金屬化系統312中的橫向應變。此外，與上述的插頭211P和221P類似，柔性結構321至324的一個或複數個可以是電活性的結構，或者它們可以是在半導體電路中不發揮積極作用的“虛設”結構，將在下面進一步加以描述。
    如上面指出，柔性結構321至324的一或更多可以由一系列互連的接觸通孔和導電線構成，從而提供類似機械彈簧的柔性。在一些實施例中，柔可在用於形成構成半導體晶片300的電路佈局(未圖示)的每一個金屬化層中的通孔和線的相同處理流程期間形成性結構321至324的接觸通孔和導電線。因此，柔性結構321至324可以包含幾個常用的導電金屬的任一個，如銅、鎢、和/或鋁之類，還有它們合金。此外，也可以配置柔性結構321至324的任何一個或全部，使得其是半導體晶片300電路佈局的一個不可分割的一部分，且因此可以在例如個別柔性結構(如第3a圖的柔性結構321和323)的最上面的接觸通孔電連接到接合墊305。然而，應當理解，在一些說明性實施例中，柔性結構321至324的任何一個或全部，如柔性結構322，可能不包括最上面的接觸通孔(在第3a圖中示為虛線元件)，並可以一個導電線作為最上面的元件。也可以使用其他組態。
    如第3a圖中所示，每個柔性結構321至324可以有各自的橫向長度321L至324L，其是從半導體晶片300的中心線303朝晶片300的邊緣300E測量。此外，在某些實施例中，當柔性結構321至324自晶片中心線303的個別距離增加時，橫向長度321L至324L也可接續地增長。例如，柔性結構321的最上端331可位於離晶片中心線303的距離331D，而柔性結構322的最上端332可位於離晶片中心線303的距離332D，其是大於距離331D。換種方式來說，最上端332比最上端331更靠近半導體晶片300的邊緣300E。因此，柔性結構體322的長度322L可大於柔性結構321的長度321L。此外，柔性結構323(其可具有在離晶片中心線303的距離333D的最上端333，距離333D大於距離331D和332D)的長度323L也可大於長度321L和322L。同樣地，柔性結構324(其可具有在接近邊緣300E的最上端334(即，在離中心線303的距離334D，其大於距離331D至333D的任一個))可具有大於長度321L至323L的任一個的長度324L。
    第3b圖示意性地繪示第3a圖中所示的柔性結構321的配置的一些詳細態樣，現在將進一步詳細描述。然而，應該理解的是，在本文所公開的某些說明性實施例中，下面描述的柔性結構321的一些或甚至所有的特性也可同樣適用於第3a圖中所示的柔性結構322至324。
    如第3b圖中所示，柔性結構321可以包括在接合墊305正下方的金屬化層312B中的第一接觸通孔321A。在其中柔性結構321構成半導體晶片300的電路佈局的一部分的那些實施例中，第一接觸通孔321A的最上端也可與接合墊305電接觸。柔性結構321也可以包括在接觸通孔321A下方的金屬化層312C中的第一導電線321B並可被配置成使得第一導電線321B的一端與第一接觸通孔321A的下端電接觸。第一導電線321B也可具有長度341L，這是從中心線303朝半導體晶片300的邊緣300E所測量。此外，柔性結構321的第一導電線321B可以包括在金屬化層312C中的第二接觸通孔321C，使得第二接觸通孔321C的上端與第一導電線321B的第二端電接觸。
    在一些說明性實施例中，第3b圖中的所示的柔性結構321也可以包括，例如，形成在金屬化層312D中的第二導電線321D，其中第二導電線321D的一端與第二接觸通孔321C的下端321D電接觸。與第一導電線321B類似，第二導電線321D可以具有長度351L。此外，柔性結構321還可以包括在的金屬化層312D中的第三接觸通孔321E，其具有與第二導電線321D的第二端電接觸的上端。此外，應該理解的是，柔性結構321還可以包括附加在層312D-下方的金屬化層(未圖示)中的額外接觸通孔和導電線，且其可以對先前的元件321A至321E所描述類似的方式加以互連。
    取決於整體設計，柔性結構321可以被配置在金屬化系統312中，使得柔性結構321的上端331是設置在離晶片的中心線303的距離33lL，且柔性結構321的下端361是設置在離中心線303的距離361D。在某些說明性的實施例中，距離361D可能大於距離331L，使得柔性結構321的下端361比其上端331更遠離晶片中心線303-即，下端361比上端331更接近半導體晶片的邊緣303E。此外，在一些說明性實施例中，第二導電線321D的長度351L可大於第一導電線321B的長度341L，這是相對於晶片中心線303所測量。此外，在其中在層312D下方的金屬化層(未圖示)中形成額外的接觸通孔和導電線的那些實施方式中，一個給定的導電線的長度也可以是接續地大於前一個相鄰的導電線。在其他實施例中，相對於晶片中心線303在第二和第三接觸通孔321C和321E之間的間距351P可大於第一和第二接觸通孔321A和321C之間的間距341P。類似地，形成在層312D下方的金屬化層(未圖示)中的相鄰對的接觸通孔之間的間距也可大於前一相鄰對的接觸通孔之間的間距。
    第3c圖示意性地繪示第3b圖中所示的柔性結構321和接合墊305的平面圖。在第3c圖中所示的實施例中，柔性結構321繪示成有額外的接觸通孔和導電線元件，具體地，第四和第五接觸通孔321G和321J，和第三和第四導電線321F和321H。在某些說明性實施例中，一般可設置柔性結構321，使得柔性結構321的上端331位於接合墊305的正下方或附近，並在離晶片中心線303的距離331L。此外，可定向柔性結構321，使下端361在離晶片中心線303的距離361D，其大於距離331L，即，更接近半導體晶片300的邊緣300E。在一些說明性實施例中，柔性結構321的上端331，還有柔性結構322至324的上端(未繪示，參見第3a圖)可設置在接合墊305的一側305S下方或附近，其離半導體晶片300的中心303C最遠且最接近晶片300的邊緣300E，在該處上述由CTE不匹配所造成的拉伸或隆起負荷可能是最高。依照此方式，可將在回流過程中的半導體晶片300的金屬化系統312中的非平面負荷的不利影響減輕到至少一定程度，從而提供額外的保護而防止白凸點缺陷的出現，如在第1c圖中所示和如上所述的裂縫108。此外，柔性結構321至324可能優先設置在接合墊305的下方和/或旁邊，其是位於半導體晶片300的角落區域-即，在該處的熱引發的非平面負荷可能是最高-例如，在第2a圖中和如上所述的半導體晶片200的角落區域200A-D。
    因此，在這裏所公開的標的提供各種應變補償填充圖案的設計，其可以使用於接合墊下方和/或附近中，這些接合墊是位於其中熱膨脹係數差可能是最大的半導體晶片的那些區域中。因此，本公開的應變補償填充圖案可以用來消除，或至少減輕，在晶片封裝過程中的半導體晶片和載體基板的相互作用的影響，從而減少白色凸點出現的可能性。
    上文所披露的特定實施例僅僅是說明性的，因為本發明可以不同但等效的方式修改和實踐本發明，這對受益於此處的教導的本領域技術人員來說是顯而易見。例如，可以以不同的順序執行如上提出的過程步驟。此外，不意圖限制本文中所示的構造或設計的細節，除了在下面的申請專利範圍中所述的以外。因此，很顯然地，可改變或修改上文所披露的特定實施例，且所有這樣的變化被認為是在本發明的範圍和精神之內。因此，在下面的申請專利範圍中提出本文所尋求的保護。
    100‧‧‧晶片封裝
    101‧‧‧載體基板
    102、200、300‧‧‧半導體晶片
    103、103A‧‧‧焊料凸點
    103M‧‧‧彎矩
    103S、103T‧‧‧負荷
    104、212、312‧‧‧金屬化系統
    104A、104B、104C、212A、212B、212C、212D、312B、312C、312D‧‧‧金屬化層
    104S‧‧‧橫向或伸展拉伸應力
    104U‧‧‧垂直或隆起拉伸應力
    105、204、205、305‧‧‧接合墊
    105E、300E‧‧‧邊緣
    106‧‧‧鈍化層
    107‧‧‧接觸結構
    107B、107D‧‧‧接觸通孔
    107C‧‧‧導電線
    120‧‧‧回流過程
    200A、200B、200C、200D‧‧‧角落區域
    200F‧‧‧空曠區域
    201‧‧‧晶片長度
    201C‧‧‧長度
    202‧‧‧晶片寬度
    202C‧‧‧寬度
    203‧‧‧晶片中心
    203C‧‧‧中央區域
    203X‧‧‧第一中心線
    203Y‧‧‧第二中心線
    205A‧‧‧接合墊區域
    211‧‧‧填充圖案
    211P、221P‧‧‧插頭
    211S、221S‧‧‧間距密度
    213A、213B、213C‧‧‧金屬線
    221‧‧‧應變補償填充圖案
    303‧‧‧晶片中心線
    303C‧‧‧中心
    305S‧‧‧一側
    312A‧‧‧最後金屬化層
    321、322、323、324‧‧‧柔性結構
    321A‧‧‧第一接觸通孔
    321B‧‧‧第一導電線
    321C‧‧‧第二接觸通孔
    321D‧‧‧第二導電線
    321E‧‧‧第三接觸通孔
    321F‧‧‧第三導電線
    321G‧‧‧第四接觸通孔
    321H‧‧‧第四導電線
    321J‧‧‧第五接觸通孔
    321L、322L、323L、324L‧‧‧橫向長度
    331、332、333、334‧‧‧最上端
    331D、332D、333D、334D、361D‧‧‧距離
    341L、351L‧‧‧長度
    341P、351P‧‧‧間距
    361‧‧‧下端
    可通過參考詳細描述及權利要求並且當結合下圖考慮時得出標的物之較完整的理解，其中相同的元件符號是指整個圖中相似的元件。
    第1a及1b圖示意性地繪示半導體晶片和載體基板的倒裝晶片封裝操作；第1c圖示意性地繪示在第1a及1b圖的倒裝晶片封裝操作後在半導體晶片上的焊球和金屬化系統外上的非平面負荷；第2a圖示意性地繪示根據本公開的一個示例性實施例的半導體晶片的平面圖；第2b及2c圖示意性地繪示有代表性的現有技術的半導體設備的實質上一致的填充圖案；第2d及2e圖示意性地繪示根據本公開的一個示例性實施例的應變補償填充圖案；第3a圖示意性繪示本文所公開的應變補償填充圖案的另一個示例性實施例的截面圖；第3b圖示意性繪示第3a圖中所示的柔性結構的一種配置的一些態樣；和第3c圖示意性描繪第3b圖中所示的示例性柔性結構的平面圖。
    雖然本文所公開的標的可輕易有各種修改和替代形式，其具體實施例已在附圖中舉例顯示並在本文中詳細描述。然而，應當理解到本文中描述的具體實施例並不意在限制本發明於所公開的特定形式，而是相反地，其意圖是覆蓋落入由所附的申請專利範圍所界定的精神和範圍內的所有修改、等同者、和替代者。
    200A、200B、200C、200D‧‧‧角落區域
    200F‧‧‧空曠區域
    205‧‧‧接合墊
    205A‧‧‧接合墊區域
    211‧‧‧填充圖案
    211P、221P‧‧‧插頭
    211S、221S‧‧‧間距密度
    213A‧‧‧金屬線
    221‧‧‧應變補償填充圖案
    权利要求:
    Claims (26)
    [1] 一種半導體晶片，包括：接合墊；在該接合墊下方的金屬化層，其中，該金屬化層包括在該接合墊下方的接合墊區域和圍繞該接合墊區域的空曠區域；以及在該金屬化層中的複數個導電設備特徵，該複數個導電設備特徵包括在該接合墊區域中的第一組導電設備特徵和在該空曠區域中的第二組導電設備特徵，其中，該第一組具有第一特徵分佈密度且該第二組具有小於該第一特徵分佈密度的第二特徵分佈密度，以及其中，該複數個導電設備特徵的至少一個為在該半導體晶片的電氣操作中不傳遞電流的虛設設備特徵。
    [2] 如申請專利範圍第1項所述之半導體晶片，其中，該複數個導電設備特徵調適成在平坦化過程中控制該金屬化層的上表面的碟狀凹陷(dishing)。
    [3] 如申請專利範圍第2項所述之半導體晶片，其中，該複數個導電設備特徵的至少一部分為金屬塞。
    [4] 如申請專利範圍第1項所述之半導體晶片，其中，該複數個導電設備特徵的至少一個接觸該接合墊。
    [5] 如申請專利範圍第1項所述之半導體晶片，其中，該半導體晶片具有長度和寬度，且其中，該接合墊位在自該半導體晶片的角落沿該長度大約該長度的10%的距離內，且位在自該角落沿該寬度大約該寬度的10%的距離內。
    [6] 如申請專利範圍第1項所述之半導體晶片，其中，該接合墊係在金屬化系統的最後金屬化層中，該金屬化系統包括至少一個金屬化層，該金屬化層包括具有大約3.0或更低的介電常數的低k電介質材料。
    [7] 一種半導體晶片，包括：在該半導體晶片的最後金屬化層中的接合墊；以及包括上端和下端的柔性結構，其中，該上端係在該接合墊下方的金屬化層中，該下端係在該上端下方的金屬化層中，且該上端較該下端更接近該半導體晶片的中心線。
    [8] 如申請專利範圍第7項所述之半導體晶片，其中，該柔性結構包括一系列互連的接觸通孔和導電線。
    [9] 如申請專利範圍第8項所述之半導體晶片，其中，該系列中相鄰接觸通孔之間的間距在該上端與該下端之間增加。
    [10] 如申請專利範圍第8項所述之半導體晶片，其中，該接觸通孔和導電線的至少一個係在包括具有大約3.0或更低的介電常數的低k電介質材料的金屬化層中。
    [11] 如申請專利範圍第7項所述之半導體晶片，其中，該上端接觸該接合墊。
    [12] 如申請專利範圍第11項所述之半導體晶片，其中，該柔性結構包括金屬。
    [13] 如申請專利範圍第7項所述之半導體晶片，其中，該半導體晶片具有長度和寬度，且其中該接合墊位在自該半導體晶片的角落沿該長度的該長度大約10%的距離內，且位在自該角落沿該寬度大約該寬度的10%的距離內。
    [14] 一種半導體晶片，包括：在該半導體晶片的金屬化系統的最後金屬化層中的接合墊；位在該金屬化系統中的第一柔性結構，該第一柔性結構包括第一上端和第一下端，其中，該第一上端係在該接合墊下方，該第一下端係在該第一上端下方的該金屬化系統的金屬化層中，且該第一上端較該第一下端更接近該半導體晶片的中心線；以及位在該金屬化系統中的第二柔性結構，該第二柔性結構包括第二上端和第二下端，其中，該第二上端係在該接合墊下方，該第二下端係在該第二上端下方的該金屬化系統的金屬化層中，該第二上端較該第二下端更接近該中心線，且該第一上端較該第二上端更接近該中心線。
    [15] 如申請專利範圍第14項所述之半導體晶片，其中，該第一柔性結構包括第一系列互連的接觸通孔和導電線，且該第二柔性結構包括第二系列互連的接觸通孔和導電線。
    [16] 如申請專利範圍第15項所述之半導體晶片，其中，該第一和第二系列的至少一個中的相鄰接觸通孔之間的間距在該第一和第二柔性結構的個別上端與個別下端之間增加。
    [17] 如申請專利範圍第14項所述之半導體晶片，其中，該第一下端相對於該中心線離該第一上端第一距離，該第二下端相對於該中心線離該第二上端第二距離，且該第二距離大於該第一距離。
    [18] 如申請專利範圍第14項所述之半導體晶片，其中，該第一柔性結構具有第一彈簧率且該第二柔性結構具有與該第一彈簧率不同的第二彈簧率。
    [19] 如申請專利範圍第18項所述之半導體晶片，進一步包括位在該金屬化系統的第三柔性結構，其中，該第三柔性結構包括第三上端和第三下端，該第三上端在該最後金屬化層下方，該第三下端在該第三上端下方的該金屬化系統的金屬化層中，該第三上端較該第三下端更接近該中心線，該第一上端較該第三下端更接近該中心線，且該第三柔性結構具有與該第一彈簧率不同的第三彈簧率。
    [20] 如申請專利範圍第19項所述之半導體晶片，其中，該第一、第二和第三柔性結構的至少一個接觸該接合墊。
    [21] 如申請專利範圍第20項所述之半導體晶片，其中，該第一、第二和第三柔性結構的該至少一個包括金屬。
    [22] 如申請專利範圍第14項所述之半導體晶片，其中，該半導體晶片具有長度和寬度，且其中，該接合墊位在自該半導體晶片的角落沿該長度大約該長度的10%的距離內，且位在自該角落沿該寬度大約該寬度的10%的距離內。
    [23] 如申請專利範圍第14項所述之半導體晶片，其中，該第一和第二柔性結構的至少一個為在該半導體晶片的電氣操作中不傳遞電流的虛設結構。
    [24] 如申請專利範圍第1項所述之半導體晶片，其中，該虛設設備特徵包括金屬塞。
    [25] 如申請專利範圍第1項所述之半導體晶片，其中，該虛設設備特徵為該第二組導電設備特徵的其中一個。
    [26] 如申請專利範圍第7項所述之半導體晶片，其中，該柔性結構為在該半導體晶片的電氣操作中不傳遞電流的虛設結構。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI487079B|2015-06-01|控制半導體晶片封裝交互作用的應力補償填充型態
    US10177104B2|2019-01-08|Package on package structure and method for forming the same
    US9318455B2|2016-04-19|Method of forming a plurality of bumps on a substrate and method of forming a chip package
    TWI492680B|2015-07-11|嵌埋有中介層之封裝基板及其製法
    TWI496259B|2015-08-11|封裝裝置及其製造方法
    US9093333B1|2015-07-28|Integrated circuit device having extended under ball metallization
    TWI532137B|2016-05-01|半導體裝置封裝體及其形成方法
    US8729700B2|2014-05-20|Multi-direction design for bump pad structures
    JP2015502038A|2015-01-19|構造体およびパッケージ化された半導体デバイス
    JP5964511B2|2016-08-03|オフセットビア（ｖｉａｓ）を有する集積回路パッケージ
    US8928146B2|2015-01-06|Bond pad configurations for controlling semiconductor chip package interactions
    US9905520B2|2018-02-27|Solder ball protection structure with thick polymer layer
    TWI421988B|2014-01-01|凸塊接墊結構
    US20210272919A1|2021-09-02|Semiconductor package having varying conductive pad sizes
    US8482123B2|2013-07-09|Stress reduction in chip packaging by using a low-temperature chip-package connection regime
    US20120180018A1|2012-07-12|Increasing Dielectric Strength by Optimizing Dummy Metal Distribution
    US20130087907A1|2013-04-11|Metal Features to Reduce Crack-Inducing Stresses in Metallization Stacks
    JP5375354B2|2013-12-25|半導体素子及びその製造方法
    US9741675B2|2017-08-22|Bump structures, semiconductor device and semiconductor device package having the same
    KR20110076605A|2011-07-06|반도체 패키지 및 그 제조 방법
    TW202125732A|2021-07-01|封裝結構及其形成方法
    TWI549230B|2016-09-11|半導體結構及其製法
    US20130334532A1|2013-12-19|Stress gauge comprised of a piezoelectric material for use with integrated circuit products
    同族专利:
    公开号 | 公开日
    US20130062775A1|2013-03-14|
    US8441131B2|2013-05-14|
    TWI487079B|2015-06-01|
    CN103000602B|2015-10-28|
    CN103000602A|2013-03-27|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US5861670A|1979-10-04|1999-01-19|Fujitsu Limited|Semiconductor device package|
    JP2974022B1|1998-10-01|1999-11-08|ヤマハ株式会社|半導体装置のボンディングパッド構造|
    US6114246A|1999-01-07|2000-09-05|Vlsi Technology, Inc.|Method of using a polish stop film to control dishing during copper chemical mechanical polishing|
    US6410435B1|1999-10-01|2002-06-25|Agere Systems Guardian Corp.|Process for fabricating copper interconnect for ULSI integrated circuits|
    US6955981B2|2002-09-13|2005-10-18|Taiwan Semiconductor Manufacturing Company, Ltd.|Pad structure to prompt excellent bondability for low-k intermetal dielectric layers|
    WO2004097916A1|2003-04-30|2004-11-11|Fujitsu Limited|半導体装置の製造方法、半導体ウエハおよび半導体装置|
    CN100399564C|2004-11-17|2008-07-02|联华电子股份有限公司|焊垫设于有源电路正上方焊接的集成电路结构|
    CN100547781C|2004-11-30|2009-10-07|联华电子股份有限公司|转接焊垫设于有源电路正上方的集成电路结构|
    US7504728B2|2005-12-09|2009-03-17|Agere Systems Inc.|Integrated circuit having bond pad with improved thermal and mechanical properties|
    US7679187B2|2007-01-11|2010-03-16|Visera Technologies Company Limited|Bonding pad structure for back illuminated optoelectronic device and fabricating method thereof|
    US20080246152A1|2007-04-04|2008-10-09|Taiwan Semiconductor Manufacturing Co., Ltd.|Semiconductor device with bonding pad|
    US8748305B2|2009-11-17|2014-06-10|Taiwan Semiconductor Manufacturing Company, Ltd.|Pad structure for semiconductor devices|
    US8362600B2|2010-01-19|2013-01-29|International Business Machines Corporation|Method and structure to reduce soft error rate susceptibility in semiconductor structures|US7485968B2|2005-08-11|2009-02-03|Ziptronix, Inc.|3D IC method and device|
    CN103187390B|2011-12-31|2016-04-13|中芯国际集成电路制造有限公司|具有改进排布方式的通孔阵列和具有该阵列的半导体器件|
    US8653662B2|2012-05-02|2014-02-18|International Business Machines Corporation|Structure for monitoring stress induced failures in interlevel dielectric layers of solder bump integrated circuits|
    US20130320522A1|2012-05-30|2013-12-05|Taiwan Semiconductor Manufacturing Company, Ltd.|Re-distribution Layer Via Structure and Method of Making Same|
    US8735219B2|2012-08-30|2014-05-27|Ziptronix, Inc.|Heterogeneous annealing method and device|
    US8627243B1|2012-10-12|2014-01-07|Taiwan Semiconductor Manufacturing Company, Ltd.|Methods for optimizing conductor patterns for ECP and CMP in semiconductor processing|
    US9093528B2|2013-05-30|2015-07-28|Taiwan Semiconductor Manufacturing Co., Ltd.|Stress compensation layer to improve device uniformity|
    US20150262902A1|2014-03-12|2015-09-17|Invensas Corporation|Integrated circuits protected by substrates with cavities, and methods of manufacture|
    US9252138B2|2014-05-27|2016-02-02|General Electric Company|Interconnect devices for electronic packaging assemblies|
    US9741620B2|2015-06-24|2017-08-22|Invensas Corporation|Structures and methods for reliable packages|
    US9852988B2|2015-12-18|2017-12-26|Invensas Bonding Technologies, Inc.|Increased contact alignment tolerance for direct bonding|
    US10446532B2|2016-01-13|2019-10-15|Invensas Bonding Technologies, Inc.|Systems and methods for efficient transfer of semiconductor elements|
    US10204893B2|2016-05-19|2019-02-12|Invensas Bonding Technologies, Inc.|Stacked dies and methods for forming bonded structures|
    US10446487B2|2016-09-30|2019-10-15|Invensas Bonding Technologies, Inc.|Interface structures and methods for forming same|
    CN106409697A|2016-11-03|2017-02-15|盛科网络（苏州）有限公司|芯片内高速差分信号的管脚排布方法|
    US10002844B1|2016-12-21|2018-06-19|Invensas Bonding Technologies, Inc.|Bonded structures|
    US10796936B2|2016-12-22|2020-10-06|Invensas Bonding Technologies, Inc.|Die tray with channels|
    US10522499B2|2017-02-09|2019-12-31|Invensas Bonding Technologies, Inc.|Bonded structures|
    US10515913B2|2017-03-17|2019-12-24|Invensas Bonding Technologies, Inc.|Multi-metal contact structure|
    US10508030B2|2017-03-21|2019-12-17|Invensas Bonding Technologies, Inc.|Seal for microelectronic assembly|
    WO2018183739A1|2017-03-31|2018-10-04|Invensas Bonding Technologies, Inc.|Interface structures and methods for forming same|
    US10269756B2|2017-04-21|2019-04-23|Invensas Bonding Technologies, Inc.|Die processing|
    US10529634B2|2017-05-11|2020-01-07|Invensas Bonding Technologies, Inc.|Probe methodology for ultrafine pitch interconnects|
    US10879212B2|2017-05-11|2020-12-29|Invensas Bonding Technologies, Inc.|Processed stacked dies|
    US10840205B2|2017-09-24|2020-11-17|Invensas Bonding Technologies, Inc.|Chemical mechanical polishing for hybrid bonding|
    US11195748B2|2017-09-27|2021-12-07|Invensas Corporation|Interconnect structures and methods for forming same|
    US10170439B1|2017-09-29|2019-01-01|Globalfoundries Inc.|Chamfering for stress reduction on passivation layer|
    US11031285B2|2017-10-06|2021-06-08|Invensas Bonding Technologies, Inc.|Diffusion barrier collar for interconnects|
    US10658313B2|2017-12-11|2020-05-19|Invensas Bonding Technologies, Inc.|Selective recess|
    US11011503B2|2017-12-15|2021-05-18|Invensas Bonding Technologies, Inc.|Direct-bonded optoelectronic interconnect for high-density integrated photonics|
    US10923408B2|2017-12-22|2021-02-16|Invensas Bonding Technologies, Inc.|Cavity packages|
    US10727219B2|2018-02-15|2020-07-28|Invensas Bonding Technologies, Inc.|Techniques for processing devices|
    US11169326B2|2018-02-26|2021-11-09|Invensas Bonding Technologies, Inc.|Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects|
    US11056348B2|2018-04-05|2021-07-06|Invensas Bonding Technologies, Inc.|Bonding surfaces for microelectronics|
    US10790262B2|2018-04-11|2020-09-29|Invensas Bonding Technologies, Inc.|Low temperature bonded structures|
    US11244916B2|2018-04-11|2022-02-08|Invensas Bonding Technologies, Inc.|Low temperature bonded structures|
    US10964664B2|2018-04-20|2021-03-30|Invensas Bonding Technologies, Inc.|DBI to Si bonding for simplified handle wafer|
    US11004757B2|2018-05-14|2021-05-11|Invensas Bonding Technologies, Inc.|Bonded structures|
    US11171117B2|2018-06-12|2021-11-09|Invensas Bonding Technologies, Inc.|Interlayer connection of stacked microelectronic components|
    WO2019241417A1|2018-06-13|2019-12-19|Invensas Bonding Technologies, Inc.|Tsv as pad|
    WO2020010136A1|2018-07-06|2020-01-09|Invensas Bonding Technologies, Inc.|Molded direct bonded and interconnected stack|
    US11088037B2|2018-08-29|2021-08-10|Taiwan Semiconductor Manufacturing Company Ltd.|Semiconductor device having probe pads and seal ring|
    US11011494B2|2018-08-31|2021-05-18|Invensas Bonding Technologies, Inc.|Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics|
    US11158573B2|2018-10-22|2021-10-26|Invensas Bonding Technologies, Inc.|Interconnect structures|
    US11244920B2|2018-12-18|2022-02-08|Invensas Bonding Technologies, Inc.|Method and structures for low temperature device bonding|
    US11205625B2|2019-04-12|2021-12-21|Invensas Bonding Technologies, Inc.|Wafer-level bonding of obstructive elements|
    US20220020700A1|2020-07-17|2022-01-20|Taiwan Semiconductor Manufacturing Co., Ltd.|Stacking Via Structures for Stress Reduction|
    US20220020693A1|2020-07-17|2022-01-20|Taiwan Semiconductor Manufacturing Co., Ltd.|Eccentric Via Structures for Stress Reduction|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/230,457|US8441131B2|2011-09-12|2011-09-12|Strain-compensating fill patterns for controlling semiconductor chip package interactions|
    [返回顶部]